AMD近日宣布与其研发合作伙伴IBM公司，在整个芯片上关键的第一层金属连接线中运用了超紫外(EUV)光刻技术，生产出可正常工作的测试芯片。xSDEMU32.COM软件站> 资讯中心
xSDEMU32.COM软件站> 资讯中心
    此前采用EUV技术制造工作芯片组件的项目涵盖区域较“窄”，只限于芯片中的一小部分。在周二举行的业内首届光刻技术大会上，AMD公司的Bruno La Fontaine博士将介绍AMD、IBM和奥尔巴尼大学纳米学院(UAlbany Nano College)奥尔巴尼纳米技术研究中心(Albany NanoTech Complex)的合作伙伴的工作成果。届时他提交给大会的论文中将介绍如何成功地将“全区域”EUV光刻技术集成到22 mm x 33 mm的AMD45纳米节点测试芯片上，用于制造工艺。xSDEMU32.COM软件站> 资讯中心
xSDEMU32.COM软件站> 资讯中心
    La Fontaine表示:“此次重要演示将表明EUV光刻技术在未来数年中用于制造半导体的发展潜力，我们业内的所有人将因芯片部件体积的不断缩小而受益并深受鼓舞。尽管在将EUV光刻技术用于大批量生产之前还有很多工作要做，AMD已经证明了该技术可以成功纳入半导体制造流程，用于制造整个芯片的首层金属连接线。”xSDEMU32.COM软件站> 资讯中心
xSDEMU32.COM软件站> 资讯中心
    IBM在纽约州奥尔巴尼负责布线研究的经理David Medeiros表示:“在半导体研究方面，开展合作对于取得进展至关重要。我们在奥尔巴尼的合作使得我们能够对EUV基础架构的各个方面进行综合评估，该技术也是对是否可以用于生产进行真正的测试。”xSDEMU32.COM软件站> 资讯中心
xSDEMU32.COM软件站> 资讯中心
    光刻是指在制造芯片所需要的许多层中，将像微处理器那样拥有数百万个晶体管的十分复杂的芯片设计落实到硅晶圆上的技术。随着芯片设计人员不断增加其产品功能和提高其性能，晶体管变得越来越小，使得在给定大小的区域内可以容纳更多的晶体管。晶体管和连接它们的金属线能够有多小，与将芯片设计映射到晶圆上所使用的光的波长直接相关。EUV光刻技术所使用的波长为13。5纳米，与目前的193纳米光刻技术相比取得了极大的进步，使得芯片尺寸缩小的趋势得以继续。xSDEMU32.COM软件站> 资讯中心
xSDEMU32.COM软件站> 资讯中心
    AMD测试芯片首先在该公司位于德国德累斯顿的Fab 36工厂进行处理，该流程采用了当今大批量生产中最先进的193纳米沉浸式光刻工具。测试芯片晶圆随即被运往IBM公司设在纽约州奥尔巴尼纳米科学与工程学院(CNSE)的研究中心。在该中心，AMD、IBM及其合作伙伴使用通过与ASML、IBM和CNSE合作安装在奥尔巴尼的ASML EUV光刻扫描仪，对在德国制造的晶体管之间的第一层金属连线进行了布线。在布线、蚀刻和金属沉淀过程以及其他诸多过程之后，AMD公司还对EUV产品结构进行了电气测试，结果显示晶体管的特性与只使用193纳米沉浸式光刻技术制造的测试芯片非常一致。我们还将采用标准制造工艺为这些晶圆添加其他的金属连接层，从而可以对大型内存阵列进行测试。xSDEMU32.COM软件站> 资讯中心
xSDEMU32.COM软件站> 资讯中心
    测试EUV光刻技术用于生产的可行性的下一步，不仅需要将其用于金属连线，还要用于所有的关键层，以证明EUV光刻技术可用于整个工作微处理器的制造。EUV光刻技术需要能够在2016年之前用于生产，届时有望实现《国际半导体技术发展线路图》中规划的22纳米半间距节点。